日志
testttttttt
热度 10| |
test
verilog;toolbar:false">module adder_4bit (
input [3:0] a, // 4位输入a
input [3:0] b, // 4位输入b
input cin, // 进位输入
output [3:0] sum, // 4位和输出
output cout // 进位输出);
assign {cout, sum} = a + b + cin; // 组合逻辑实现加法endmodule
eetop公众号
创芯大讲堂
创芯人才网