日志

芯片DFT之一天一道面试题_D3

已有 1197 次阅读| 2021-3-14 08:24 |系统分类:芯片设计

Scan clock的leading-edge和trailing-edge的定义是？

scan clock的leading-edge和trailing-edge要区别于rising edge和falling edge。

主要取决于你如何定义scan clock，他的off state是什么：

leading-edge是指scan clock从off state到on state的转换；

falling-edge是指scan clock从on state到off state的转换；

举例：

如果clock的定义的off state是0，那么leading-edge就是0->1的沿，即可认为为rising edge， trailing-edge为1->0,即可认为是falling edge。

反之亦然。

GMT+8, 2025-5-26 12:52 , Processed in 0.137841 second(s), 14 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网