日志

【心得笔记】FPGA pipeline RISC设计 (1)

已有 2352 次阅读| 2009-2-27 09:57 |个人分类:FPGA

简单RISC cpu设计日记
三级流水到五级流水描述
针对FPGA优化实现
设计过程记录
详细优化思路描述
以图示说明为主

Pipeline RISC 设计1.pdf
(2009-02-25 18:53:43, Size: 1.78 MB, Downloads: 4)

GMT+8, 2025-6-8 05:09 , Processed in 0.067842 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网