日志

杂谈：script 生成的 verilog 源码

已有 645 次阅读| 2020-2-3 11:29 |系统分类:芯片设计

各位对这样的style有什么评论？

源码是script,比如perl代码，正真的源码需要运行这个script还有一些配置文件和环境变量或者build steps.

好了说是抽象化，坏了说就是隔靴搔痒。万一我喜欢python，看见perl就头痛，这又是一笔开销

GMT+8, 2025-5-24 18:30 , Processed in 0.044997 second(s), 13 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网