已有 1753 次阅读| 2022-6-27 13:59 |个人分类:IC基础知识|系统分类:芯片设计
reg [3:0] a [7:0]; // 8个4bit
reg [3:0] [7:0] a; // 4个字节组装成32bit,system verilog特有的pack类型。
评论
手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-5-24 22:05 , Processed in 0.120240 second(s), 14 queries , Gzip On, Redis On.