日志
test
| |
module and_gate (
input wire a, // 输入端口a
input wire b, // 输入端口b
output wire y // 输出端口y);
assign y = a & b; // 逻辑与运算endmodule
| |
module and_gate (
input wire a, // 输入端口a
input wire b, // 输入端口b
output wire y // 输出端口y);
assign y = a & b; // 逻辑与运算endmodule
eetop公众号
创芯大讲堂
创芯人才网