注册 登录
EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

吴小呆的个人空间 https://blog1.eetop.cn/?1814451 [收藏] [复制] [分享] [RSS]

统计信息

已有 87 人来访过

  • 积分: 2885
  • 资产: 2885
  • 发贴收入: 106
  • 推广收入: --
  • 附件收入: --
  • 下载支出: 16
  • 好友: 5
  • 主题: 5
  • 日志: --
  • 相册: --
  • 分享: --
相册

    现在还没有相册

记录

    现在还没有记录

个人资料
  • 居住地中国 安徽省 合肥市

查看全部个人资料

动态

    现在还没有动态

日志

现在还没有日志

留言板全部
你需要登录后才可以留言 登录 | 注册

吴小呆 2024-5-28 12:44
版图自动布线
layout版图Assistant工具自动布线使用教程
https://bbs.eetop.cn/thread-970209-1-1.html
(出处: EETOP 创芯网论坛 (原名：电子顶级开发网))
吴小呆 2024-5-28 11:42
版图小技巧
1.
在你重叠的地方右键一下,点击(De)Select Under Cursor, 会得到这个地方存在的所有能选择的层或者instant,你可以自由选择你要的东西,如果需要多选,可以点击这条虚线,选择框就会独立出来,就可以多选了。
吴小呆 2024-5-20 13:03
芯片的ref是什么意思

这表示"参考电流",ref是"reference"的缩写。
一般来说,芯片都有Vref、Fref和lref,分别代表参考电压、参考频率(时钟)和参考电流。这是因为芯片往往是根据一个参照物来决定其输出及作出逻辑判断的。这些ref正是参照点。
吴小呆 2024-5-10 15:56
问题：像这种space改不了，能删了shielding线吗？
         电源地可以充当shielding
吴小呆 2024-5-7 10:30
DHJOA
LHIOA                      mbist
DDCPB   CPB芯片      AMP
吴小呆 2024-5-6 17:25
例：只想运行检查M1的DRC
* DRC
  Rules - Check Selection Recipe 点击Edit... - include 勾选None - 右侧勾选M1
吴小呆 2024-4-28 15:02
通过log查找之前的版本,并且找到人
Show Save Log
* terminal
通过ypcat passwd grep***(*代指用户名)
吴小呆 2024-4-28 13:37
克隆 ：相同器件（类型，连线关系）进行克隆
*工具栏（下面最后一排 第三个）
吴小呆 2024-4-28 08:38
初始系统密码更改命令为yppasswd
* terminal
吴小呆 2024-4-25 09:44
在 CIW窗口输入以下命令     取消高亮

geDeleteAllHilightSet(geGetEditCellView())
吴小呆 2024-4-22 16:29
重新登陆
1.        端口 NoMachine 或者 VNC
2.        服务器登陆，登录不了，需要IP地址（IP地址查找：Win+R，打开cmd,输入ipconfig）
3.        输入账号和密码
4.        已进入，设置页面，System – Preferences – Display 最大尺度
5.        打开terminal
吴小呆 2024-4-19 10:58
1.打开路径找到自己库里新建文件夹命名为LVL，在LVL下新建文件夹命名为A（cell的名字）
2.新路径 -/-/-ver-drc-原始库-A-将A.gds拖到路径1的A里面，更改名字为A_org.gds,在更换路径drc-正在编辑中的A库-A.gds拖到路径1的A里面
3.在LVL下打开terminal,输入代码即可完成
吴小呆 2024-4-12 10:59
问题：查看版图密度
*layout 工具栏
  Tools - Area and Density Calculator... -
吴小呆 2024-4-11 14:30
添加金属线A_trk/A_mark
补密度问题，且金属A_trk可以通过隔断A_prohibit_cmp，但是在隔断层不发生。A_mark后期通过脚本会生成A pin，，形成A_drawing且连接到Power
吴小呆 2024-4-1 14:47
问题：使用stdcell等原理图，只能检查短路
* Virtuoso/File/Export/CDL - 选择stdcell - LVS/Inputs/netlist 取消勾选电路，选择对应路径/名字/库名

问题：查看 " *TOP.lvs.report.shorts" file.
* terminal
cd (LVS/Rules/LVS Run Directory 的路径） - gvim / gedit *TOP.lvs.report.shorts 查看



目的：顶层检查短路，LVS运行慢，使用简单电路运行LVS，只检查短路部分
吴小呆 2024-3-28 15:29
问题：图太大，验证LVS很慢，开启另一个terminal 不影响进程
* terminal
   terminal敲： bhosts - 回车 - bsub -q nano xterm - 回车进入另一个
查看全部
最近访客

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-24 16:46 , Processed in 0.074057 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部